본문 바로가기

FPGA

(16)
(2018)[IDEC 연구원 교육] Cell-Based 설계 Flow 교육 (2018)[IDEC 연구원 교육] Cell-Based 설계 Flow 교육그리고, IDEC 의 강의 리스트에도 이 자료의 소개가 있다.(2018)[IDEC 연구원교육] Cell-based flow 교육 - http://www.idec.or.kr/vod/apply/view/?&no=144[강좌 개요] - 디지털 칩 설계 전체 과정 중, 본 과정은 Front – End 과정을 다루는데 초심자의 눈높이에 맞추어 이론과 실습을 진행함. 기존의 Front-End 강좌에 Verdi Verification과정을 추가하여 새롭게 업데이트 했습니다 - IC Compiler 를 이용한 Layout 방법을 소개하고 Back-end 과정 진행 시 주의 사항에 대해서 학습할 수 있도록 합니다. [사전지식] 디지털 논리회로, V..
Xilinx 제품군 선택은 어떻게 Xilinx 제품군 선택은 어떻게??너무 많이 있고 고르기 힘들다. 무조건 EVB 많고 레퍼런스 많은 것을 써야 한다. 대새를 따라야지..무튼, Xilinx 홈에 있는 Selection guide 를 저장해 둔다.7 Series Product Tables and Product Selection GuideSpartan-7, Artix-7, Kintex-7, Virtex-7 등 7 시리즈들의 간단한 특징과 선택가이드가 나와 있다.ㅋㅋ 왼쪽에서 오른쪽으로 갈 수록 가격이 비싼 순서인듯~~비싼게 좋은 거여!!Zynq-7000 AP SoC Family Product Tables and Product Selection Guide오호 요건 ARM Cortex-A9 이 내부에 떡 박혀있는 FPGA 시리즈PL(Progr..
Free Cortex-M processors for Xilinx FPGAs Free Cortex-M processors for Xilinx FPGAs블로그 기사 제목은 바로"Arm expands design possibilities with free Cortex-M processors for Xilinx FPGAs"https://www.arm.com/company/news/2018/10/arm-expands-design-possibilities-with-free-cortex-m-processors-for-xilinx-fpgasFPGA 시장이 점점 커질 것을 예상하고, arm에서 선제적으로 FPGA용 CortexM 시리즈를 무료로 배포한다.장점이야 링크 글에 있는 내용을 가져오면 머 당연한 말들이 적혀있다.Cortex-M1 이 원래 FPGA용 코어로 제공되고 있는 것으로 알고 있..
Triple-Speed Ethernet Intel® FPGA IP Core Triple-Speed Ethernet Intel® FPGA IP CoreThe Triple-Speed Ethernet Intel® FPGA IP core consists of a 10/100/1000 Mbps Ethernet media access control (MAC) and physical coding sublayer (PCS) intellectual property (IP). This IP function enables Intel FPGAs to interface to an external Ethernet PHY device, which interfaces to the Ethernet network.https://www.intel.com/content/www/us/en/programmable/p..
Simulating verilog VHDL using Synopsys VCS - 칩 설계 검증 툴 Synopsys VCS 사용 - HDL compile & simulation, 칩 설계 검증아래 2가지 원본 글을 가지고 아래와 같이 간단한 tutorial을 만들어 보았다. 한글이 곳곳에 보이도록 했다. 그래도 원본을 감상하시는 예의를 갖추도록.정리는 하고 있는 중인데, 자료는 쓸만해서 그냥 올리니 대충 이해해 주시길.(via http://www.vlsiip.com/vcs/)(via http://salinasv.blogspot.kr/2011/05/simulating-mixed-language-hdl-using-vcs.html)VCS에 관한 간단한 사용법 소개.VCS is 3 step process 3단계로 구성된다.Compile/Analysis1차 간단한 문법 분석, vhdlan/vlogan 명령어를 ..
오늘뉴스 - Linux, about.me, FPGA, 에버노트, 라즈베리파이, PageSpeed Linux Password 만료 주기 설정하기- | Blossom7 그냥 유용한 팁~ 웹디자인 포토샵 :: 어바웃닷미(ablout.me) - 소셜 명함 사용하기 나도 계정은 가지고 있다만, 끌끌 이렇게 잘 꾸며 쓰는 것은 다른 분야의 일인듯..욕심만 많아서는 힘들어. 나의 정체성을 먼저 확보한 다음 나를 소개하는 것이 순서인듯 The MCU guy's introduction to FPGAs: The Hardware | Embedded 약간 난위도 있는 것도 좀 읽어줘야 한다. FPGA 에 대해서도 조금 전문적으로 알아보자. 물론 프로그래밍이 가능한 변경할 수 있는 하드웨어 로직으로 간단히 알아도 되긴하지만 ^^ 에버노트 노트 타이틀 규칙은 어떻게 작성하나요? | 혜민아빠 자신만의 규칙이 필요하다. 단 지..
Xilinx ISE 에서 ngc 파일 사용하기 쉽다. 특정 IP나 module에 대한 합성된 ngc 파일을 가지고 있다면, ISE project에 간단하게 넣어서 사용할 수 있다. 더 간단할 수 있는데 툴이 약간 신경을 덜 써주는 것 같기도 하다. (그냥 ngc 파일만 add project 하면 되련만 ㅎ)인터넷을 검색하면 아래의 글이 나온다. 여기가 정답인듯How-do-I-use-a-NGC-file-toanother-ISE-project그래도 간단히 정리해 보면,그 다음 프로젝트 폴더에 해당 ngc파일을 복사해 둔다. (다른 폴더에 해도 된다. 그럼 아래 그림에서 해당 Path를 지정해 주면 된다.)1. 일단 ngc 모듈의 이름을 동일하게 가진 빈파일을 하나 만들어야 한다. 여기서는 Black box로 표현하고 있다. 예제를 간단히 만들면modul..
Xilinx ucf 파일에서 Pin mapping 하기 원하는 FPGA핀으로 시그널을 정의해서 뽑아 보려면, ucf 파일을 건드려야 한다.물론 친절하게 GUI로 띄워서 클릭으로 선택할 수도 있지만, 기본적인 것은 알아야~~예제로 보는 것이 가장 쉽다. 추상적인 내용은 보기도 이해도 어렵다.# ==== Clock Source ==== NET "clock" LOC = "C9" | IOSTANDARD = LVCMOS33; NET "clock" PERIOD = 5ns HIGH 40%; # ==== Slide Switches (SW) ==== NET "reset" LOC = "L13" | IOSTANDARD = LVTTL | PULLUP ; # SW1(from http://www.ce.rit.edu/studentresources/reference_materials/5..