본문 바로가기

IT/ASIC | FPGA

(36)
[Semicon] EOS Test, I-V Curve, 불량분석(Failure Analysis) EOS 테스트 (Electrical Overstress)로 반도체 부품, 회로에 초과된 전자기적 신호 및 과전압에 의해 파괴된 부분을 알아내는 것인데... Xray 검사 결과 회로의 단선이나 단락이 보이지 않아, VI Curve 를 측정해야 한다고 해서 알아본 것임. 원래는 먼저 EOS 검사하고, 문제 있는 것을 보기위해 Xray 나 파괴검사를 한다고 하네. 너무 쉽게 보고 접근한듯~~ 그림이나 내용을 참조한 곳은 QRT 라는 테스트 업체고, 관련 자료는 로컬 보관
[HDL] Test Bench 작성가이드 in Verilog 이것저것, 책도 인터넷도 뒤져봐도 기본이 중요 첨부된 자료정도면 기본 이해 뿐 아니라 왠만한 건 그냥 해결 가능 카운터 테스트를 예제로 해서 자세히 설명되어 있음. 반드시 숙지한 후 작업에 적용하기 원본 소스 : http://people.ece.cornell.edu/land/courses/ece5760/Verilog/LatticeTestbenchPrimer.pdf 꼴랑 10페이지니깐, 다 외울 수도 있겠다. 모듈 인스턴스 정의하고, 맵핑하고, 클럭 정의해서 기본으로 주는 부분. 추가로 디버깅을 위해 출력하는 예제 부분만 살짝 캡처 초초 기본이니깐 너무 큰 기대는 말고, 다들 짜요~~
반도체, 칩이 만들어 지는 과정 인텔에서 제공하는 자료네요. 걍 pdf로 첨부합니다. 이런것도 저작권법에 걸리려나.. 자료에 보면, 아래와 같이 모래에서 반도체로 가는 과정을 간략하게 도식화 해둠. 좀 예전 자료라 다시 찾아보면 더 좋은 자료가 많을 것 같지만, 일단 업데이트 현재 인텔 사이트에서 동영상으로 제공하고 있다 https://newsroom.intel.com/press-kits/from-sand-to-silicon-the-making-of-a-chip/#from-sand-to-silicon-the-making-of-a-chip 인텔 제공 반도체 제조 과정 제가 찾은건 아니고, 트랙백 겁니다. (Dr.Donny 님의 블로그에서 보고 올립니다. 감사^^)
(2018)[IDEC 연구원 교육] Cell-Based 설계 Flow 교육 (2018)[IDEC 연구원 교육] Cell-Based 설계 Flow 교육 그리고, IDEC 의 강의 리스트에도 이 자료의 소개가 있다. (2018)[IDEC 연구원교육] Cell-based flow 교육 - http://www.idec.or.kr/vod/apply/view/?&no=144 [강좌 개요] - 디지털 칩 설계 전체 과정 중, 본 과정은 Front – End 과정을 다루는데 초심자의 눈높이에 맞추어 이론과 실습을 진행함. 기존의 Front-End 강좌에 Verdi Verification과정을 추가하여 새롭게 업데이트 했습니다 - IC Compiler 를 이용한 Layout 방법을 소개하고 Back-end 과정 진행 시 주의 사항에 대해서 학습할 수 있도록 합니다. [사전지식] 디지털 논리회로..
Xilinx 제품군 선택은 어떻게 Xilinx 제품군 선택은 어떻게?? 너무 많이 있고 고르기 힘들다. 무조건 EVB 많고 레퍼런스 많은 것을 써야 한다. 대새를 따라야지..무튼, Xilinx 홈에 있는 Selection guide 를 저장해 둔다. 7 Series Product Tables and Product Selection Guide Spartan-7, Artix-7, Kintex-7, Virtex-7 등 7 시리즈들의 간단한 특징과 선택가이드가 나와 있다.ㅋㅋ 왼쪽에서 오른쪽으로 갈 수록 가격이 비싼 순서인듯~~비싼게 좋은 거여!! Zynq-7000 AP SoC Family Product Tables and Product Selection Guide 오호 요건 ARM Cortex-A9 이 내부에 떡 박혀있는 FPGA 시리즈PL(..
반도체 패키징 공정 반도체 패키징 공정을 대략적으로 살펴보면 다음과 같다. ① Back Grinding 공정 : 전공정에서 가공된 웨이퍼의 후면을 얇게 갈아내는 공정 ② Sawing(Dicing) 공정 : 웨이퍼를 개별 단위(net die)로 잘라내는 공정 ③ Die Attaching 공정 : 회로기판(substrate)에 칩을 붙여 고정하는 공정 ④ Wire Bonding : Gold Wire로 칩을 전기적으로 연결하는 공정 ⑤ Molding : EMC 물질로 칩이 실장된 기판을 감싸는 공정 ⑥ Marking : 레이저로 개별 제품에 제품 정보를 새기는 공정 ⑦ Solder Ball Mount : 회로기판에 솔더 볼을 붙여 아웃단자를 만드는 공정 ⑧ PKG Sawing : 모듈/보드/카드에 실장하도록 개별 반도체로 잘라내..
반도체 전시회 - SEDEX Korea 2018 SEDEX Korea 2018간단한 전시회 참관후기 입니다. 맨 하단부에 Faraday 솔루션을 보기위해 참관했으나 거의 1/2 이상의 솔루션들이 공장자동화/산업용 필드버스 제품들이 놓여 있어 같이 살펴보고 왔습니다.RS Automation의 산업용 I/O 모듈로 EtherCAT 기반의 I/O 모듈 제품으로 국내 생산 제품입니다.하지만, 전체 제품을 자체 개발한 것은 아니고, 아래 그림의 Master Card 시리즈인 EtherCAT Controller 의 경우, NetX 솔루션을 그대로 도입해서 제품화된 것 같네요.BANNER 라는 독일 업체의 솔루션입니다.사진에서 보는 바와 같이 다양한 필드버스를 동시에 지원하고 있습니다.PROFI-NET, Modbus, Ethernet/IP, CANopen, Eth..
Free Cortex-M processors for Xilinx FPGAs Free Cortex-M processors for Xilinx FPGAs 블로그 기사 제목은 바로"Arm expands design possibilities with free Cortex-M processors for Xilinx FPGAs"https://www.arm.com/company/news/2018/10/arm-expands-design-possibilities-with-free-cortex-m-processors-for-xilinx-fpgas FPGA 시장이 점점 커질 것을 예상하고, arm에서 선제적으로 FPGA용 CortexM 시리즈를 무료로 배포한다.장점이야 링크 글에 있는 내용을 가져오면 머 당연한 말들이 적혀있다.Cortex-M1 이 원래 FPGA용 코어로 제공되고 있는 것으로 알고..