본문 바로가기

IT/ASIC | FPGA

PV - Physical verification / DRC, LVS, ERC, DFM

PV - Physical verification / DRC, LVS, ERC, DFM

개발 보단 검증의 시대.

검증이라는 것은 끝이 없는 터.. 어느 정도 기준을 세워서 그만 할 수 있어야 하는 용기가 필요..

참고: https://www.synopsys.com/news/pubs/compiler/artlead_design-sep05.html?cmp=NLC-compiler&Link=Sep05_Issue_Art1

무튼..용어들을 살펴보자.

  • DRC - Design Rule Check

기본적으로 파운드리가 제공하는 룰이 있다. 그 룰에 위배 되는지 아닌지 판단하면 된다.

Consists of dimensional rules (width/spacing/coverage landing) for metals, diffusion, vias, well, ...

Density rules address CMP requirements.

These rules need to follow to achieve the geometry’s minimum requirement to avoid a failure of design due to fabrication faults. 

참고: http://vlsibasic.blogspot.kr/2016/01/drc-is-nothing-but-designrule-check.html

  • ERC - Electrical Rule Check.

머 간단히 Antenna Rule check or Node Area Check (NAC) or Ratio check.

Checks if the ratio of a layer area to gate area is within a specified limit.

참고: http://vlsibasic.blogspot.kr/2016/01/electrical-rules-checking-erc.html

  • LVS - Layout Versus Schematics

Layout 이 실제 의도한 회로도대로 고대로 나왔느지 확인. 

또한, open/short 가 있는지 한번 더 확인.

from: http://vlsibasic.blogspot.kr/2016/01/layout-vs-schematic-verification-lvs.html

  • DFM - Design for Manufacturing

DRC 에 포함하면 될텐데..무튼 양산 수율을 높히기 위한 룰이 별도로 더 있다. 

각 파운드리 별로 local 룰이 존재. 

머 Via, Density, EM, 회로모양 이런것을 더 본다. 

SONY | SLT-A65V | 1/160sec | F/1.8 | 35.0mm | ISO-100, 0 | 2016:02:23 23:54:41

from: https://pixabay.com/en/go-strategy-tactics-thinking-rules-1218797/



'IT > ASIC | FPGA' 카테고리의 다른 글

Timing sign-off corner  (0) 2017.08.07
ASIC, SoC, 반도체, 설계 관련 글 모음  (0) 2017.07.18
PV - Physical verification / DRC, LVS, ERC, DFM  (0) 2017.06.30
[기초] MOS 기본 이해  (0) 2017.06.30
실리콘 순도 표시 - 6N, 11N  (0) 2017.06.30
[용어] Transistor Level Description  (0) 2017.06.23