본문 바로가기

IT/ASIC | FPGA

edge detect pulse - 트리거된 이벤트를 알아내 한 클럭 pulse 만들기

머 제목부터 어렵다.

정하기가..국어가...


왜 - 시나리오

  1. 어떤 신호가 '1' 인 상태로 여러 클럭에 걸쳐져 있다.
  2. 그런데 나는 '0' 에서 '1'로 올라간 이벤트를 알려주는 것처럼 한 번의 사건에 한 클럭만큼의 이벤트 펄스를 만들기를 원한다.
해결은 그림으로

이렇게 하면 된다. 즉 그림의 OUT 신호를 보고 사용하면 해결~~

그림은 남이 그린 것이므로 원본글의 위치를 알려드립니다.

보시고 HDL 코드도 필요하다고 생각하시면 해당글에 가셔서 꼭 읽어보세요.


http://www.boldport.com/blog/2015/4/3/edge-detect-ad-nauseam


즐~~