본문 바로가기

IT/ASIC | FPGA

Recommended reset synchronization scheme

설계시 참고할 내용이 정말 많은 필수 페이지


일단 그중에서 필요한 내용은 바로 이것.

원본글은 여기다.



이 그림이 뜻하는 바는 알고 가자.


리셋상태로 가는 것은 언제든지 async 한 조건으로 가고

리셋에서 풀리는 경우에는 내부 시스템 클럭에 맞추어서 풀리도록 한다.

여러 F/F 동작에 안정성을 부여할 수 있다.