본문 바로가기

IT/ASIC | FPGA

[반도체] ESD Test - HBM,MM,CDM 자료 모음

ESD Test - HBM,MM,CDM 관련 자료 모음

 

국내의 유명한 Faliunx 포럼의 글 중에..

(원본글 : ESD 정전기에 의한 반도체 불량)

하나-HBM (Human Body Model)  인체에 대전된 정전기 방전

       수천 ~ 수만V 까지 대전된 작업자가 부품에 접촉하는 경우 정전기가 순간적으로 

       방전되어 수 KW의 전력이 흐르면서 부품을 파괴하게 됨

 

두울-CDM (Charged Device Model)  부품에 대전된 정전기 방전

       부품의 운반, 보관, 취급 등의 과정에서 접촉성 대전이 이루어져 부품이 정전압을 

       유지하고 있다가 접지에 접촉되어 순간적으로 방전을 일으켜 파괴하게 됨.

 

세엣-FIM (Field Induced Model)  정전기장에 대전된 부품의 방전

       전,자기장에 노출된 부품에서 IC 내부의 전하가 IC표면위로 끌려와 IC 내부의 Data를

       틀리게 만들어 오 동작을 발생시킴.

 

       전하 Q가 만들어 내는 정전기 전계의 강함은  E = Q / 4πε。r²[V/m]

       로써 정전기 유도량은 전하 Q의 크기에 비례하고, 거리의 제곱에 반비례한다.

 

네엣-MM (Machine Model)  부품 취급 설비에 대전된 정전기 방전

       Ex) IC Mount 시 설비를 통한 누설전류가 IC에 유입되어 파괴됨.

 

ESD 는 여러가지 환경에서 측정이나 분석을 해야한다. 

아래 그림과 같이 쉽게 접할 수 있는 시스템 IC ESD 말고도 Wafer, IC 단에서의 측정 기준도 존재 한다.

반도체 제조 단계별 ESD 평가

그림은 아래 QRT 에서 발행한 기술매거진에 있는 자료이며, offline으로 별도 저장해 둔다.

 

큐알티_ESD평가자료.pdf
다운로드

더 자세하게 알고 싶으면 2011년 서강대에서 열린 [아날로그 및 Power IC 워크샵] 강연자료 자료중 아래 내용 참고.

11_PowerIC용_ESD_보호기술_단국대_구용서.pdf 

ESD기술_구용서_5th.pdf
다운로드

 

이 자료가 디바이스 레벨에서의 ESD 관련 내용을 잘 정리해 주고 있다.

연관된 자료 링크도 정리해 둔다.