본문 바로가기

IT/ASIC | FPGA

[HDL] Test Bench 작성가이드 in Verilog

이것저것, 책도 인터넷도 뒤져봐도 기본이 중요

첨부된 자료정도면 기본 이해 뿐 아니라 왠만한 건 그냥 해결 가능

카운터 테스트를 예제로 해서 자세히 설명되어 있음. 반드시 숙지한 후 작업에 적용하기

원본 소스 : http://people.ece.cornell.edu/land/courses/ece5760/Verilog/LatticeTestbenchPrimer.pdf

LatticeTestbenchPrimer.pdf
다운로드

꼴랑 10페이지니깐, 다 외울 수도 있겠다.

모듈 인스턴스 정의하고, 맵핑하고, 클럭 정의해서 기본으로 주는 부분.

verilog testbench example

추가로 디버깅을 위해 출력하는 예제 부분만 살짝 캡처

$display 활용

초초 기본이니깐 너무 큰 기대는 말고, 다들 짜요~~